数字电路:全加器比较器ppt课件.ppt
《数字电路:全加器比较器ppt课件.ppt》由会员分享,可在线阅读,更多相关《数字电路:全加器比较器ppt课件.ppt(24页珍藏版)》请在文库网上搜索。
1、1 4.2 二进制运算电路 1 半加器和全加器的运算逻辑 半加器 全加器 2 集成多位加法器芯片 串行进位加法运算 超前进位集成4位加法器74LS283 全加器的应用 2 分为不考虑低位来的进位和考虑低位进位两种情况 半加器全加器 两个1 位二进制数相加的过程 3 不考虑低位进位,将两个1位二进制数A、B相加的逻辑运算 半加器的真值表 逻辑表达式 逻辑图 1 0 0 0 C 011 110 101 000 SBA 半加器的真值表 C = AB 1. 半加器(Half Adder) 1-2 半加器和全加器 4 111 011 101 001 110 010 100 11 10 10 01 10
2、01 01 00000 CiSiCi-1BiAi 全加器真值表 全加器进行加数、被加数和低位来的进位信号的相加 2. 全加器(Full Adder) 5 逻辑图 全加器逻辑图与实现电路 实现电路 6 两个半加器构成一个全加器 7 1 1 0 1 1 0 0 1 + 0 1 1 0 1 0 0 1 1 两个二进制数相加时,也分为不考虑低 位来的进位和考虑低位进位两种情况。 同时必须考虑各个位的进位 两个4 位二进制数相加的过程 8 3 集成多位加法器芯片 1.串行进位加法器-采用四个1位全加器组成 在电路上如何实现两个四位二进制数相加? A3 A2 A1 A0 + B3 B2 B1 B0 低位的
3、进位信号送给邻近高位作为输入信号 任一位的加法运算必须在低一位的运算完成之后才能进行 串行进位加法器运算速度不高。 9 2. 超前进位集成4位加法器74LS283 74LS283逻辑框图 74LS283引脚图 10 进位输入是由专门的“进位逻辑门”来提供 超前进位加法器使每位的进位直接由加数和被加数 产生,而无需等待低位的进位信号 3. 超前进位加法原理 该门综合所有低位的加数、被加数及最低位进位输入 11 74LS283逻辑图 12 3. 超前进位加法器74LS283的应用 例1 用两片74LS283构成一个8位二进制数加法器 在片内是超前进位,而片与片之间是串行进位。 13 8421码输入
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字电路 全加器 比较 ppt 课件