1、年产煤制氢项目 可行性研究报告 煤制氢建设项目可行性研究报告 建设单位：X X能源科技开发有限公司建设日期：二零一九年 第6页目 录第一章 总 论11.1项目概要11.1.1项目名称11.1.2项目建设单位11.1.3项目建设性质11.1.4项目建设地点11.1.5项目负责人11.1.6项目投资规模11.1.7项目建设规模21.1.8项目资金来源21.1.9项目建设期限21.2项目承建单位简介31.3编制依据31.4编制原则41.5研究范围51.6主要经济技术指标5第二章 项目背景及必要性分析72.1项目提出背景72.2项目发起缘由82.3项目建设必要性分析82.3.1积极响应我国新时期绿色发
2、展理念号召的现实举措82.3.2带动我国资源循环利用产业的发展需要92.3.3顺应我国战略性新兴产业节能环保事业快速发展的需要102.3.4促进国内新材料技术及产业化发展的要求112.3.5符合中国制造2025 “三步走”实现制造强国战略目标112.3.6增加就业带动相关产业链发展的需要122.3.7促进项目建设地经济发展进程的的需要132.4项目建设可行性分析132.4.1政策可行性132.4.2技术可行性142.4.2技术可行性152.4.3管理可行性152.5分析结论15第三章 行业市场分析173.1生态文明建设发展现状及意义分析173.2我国资源综合利用行业发展状况分析203.3我国资
3、源综合利用产业发展前景分析213.4我国新材料产业发展趋势及前景分析223.5我国煤制氢市场发展前景分析233.6市场分析结论26第四章 项目建设条件274.1地理位置选择274.2区域投资环境274.2.1区域地理位置274.2.2区域生态环境条件274.2.3区域气象条件284.2.4区域区位优势条件284.2.5区域经济发展条件28第五章 总体建设方案305.1总图布置原则305.2土建方案305.2.1总体规划方案305.2.2土建工程方案315.3主要建设内容325.4工程管线布置方案325.4.1给排水325.4.2供电345.5道路设计365.6总图运输方案375.7土地利用情况
4、375.7.1项目用地规划选址375.7.2用地规模及用地类型37第六章 产品及技术方案386.1主要产品方案386.2产品标准386.3产品价格制定原则386.4产品生产规模确定386.5项目产品生产工艺396.5.1工艺设计指导思想396.5.2 产品生产工艺流程39第七章 原料供应及设备选型407.1主要原料消耗407.2主要设备选型407.2.1设备选型原则407.2.2主要设备明细41第八章 节约能源方案428.1本项目遵循的合理用能标准及节能设计规范428.2建设项目能源消耗种类和数量分析428.2.1能源消耗种类428.2.2能源消耗数量分析428.3项目所在地能源供应状况分析4
5、38.4主要能耗指标及分析438.5节能措施和节能效果分析448.5.1工业节能448.5.2节水措施448.5.3建筑节能458.5.4企业节能管理468.6结论46第九章 环境保护与消防措施489.1设计依据及原则489.1.1环境保护设计依据489.1.2设计原则489.2建设地环境条件489.3 项目建设和生产对环境的影响499.3.1 项目建设对环境的影响499.3.2 项目生产过程产生的污染物509.4 环境保护措施方案509.4.1 项目建设期环保措施509.4.2 项目运营期环保措施529.4.3环境保护措施评价539.5绿化方案539.6消防措施549.6.1设计依据549.
6、6.2防范措施549.6.3消防管理559.6.4消防措施的预期效果56第十章 劳动安全卫生5710.1 编制依据5710.2概况5710.3 劳动安全5710.3.1工程消防5710.3.2防火防爆设计5810.3.3电力5810.3.4防静电防雷措施5810.4劳动卫生5910.4.1防暑降温与冬季采暖5910.4.2照明5910.4.3防烫伤5910.4.4噪声5910.4.5个人防护5910.4.6安全教育及防护60第十一章 企业组织机构与劳动定员6111.1组织机构6111.2劳动定员6111.3人力资源管理6111.4福利待遇62第十二章 项目实施规划6312.1建设工期的规划63
7、12.2建设工期6312.3实施进度安排63第十三章 投资估算与资金筹措6413.1投资估算依据6413.2建设投资估算6413.3流动资金估算6513.4资金筹措6513.5项目投资总额6513.6资金使用和管理68第十四章 财务及经济评价6914.1总成本费用估算6914.1.1基本数据的确立6914.1.2产品成本7014.1.3平均产品利润7114.2财务评价7114.2.1项目投资回收期7114.2.2项目投资利润率7114.2.3不确定性分析7214.3经济效益评价结论74第十五章 风险分析及规避7615.1项目风险因素7615.1.1不可抗力因素风险7615.1.2技术风险761
8、5.1.3场风险7615.1.4金管理风险7715.2风险规避对策7715.2.1不可抗力因素风险规避对策7715.2.2技术风险规避对策7715.2.3市场风险规避对策7715.2.4资金管理风险规避对策78第十六章 招标方案7916.1招标管理7916.2招标依据7916.3招标范围7916.4招标方式8016.5招标程序8016.6评标程序8116.7发放中标通知书8116.8招投标书面情况报告备案8116.9合同备案81第十七章 结论与建议8317.1结论8317.2建议83附 表84附表1 销售收入预测表84附表2 总成本表85附表3 外购原材料表86附表4 外购燃料及动力费表87附
9、表5 工资及福利表88附表6 利润与利润分配表89附表7 固定资产折旧费用表90附表8 无形资产及递延资产摊销表91附表9 流动资金估算表92附表10 资产负债表93附表11 资本金现金流量表94附表12 财务计划现金流量表95附表13 项目投资现金量表97附表14 资金来源与运用表99第一章 总 论1.1项目概要1.1.1项目名称年产煤制氢项目1.1.2项目建设单位X X能源科技开发有限公司1.1.3项目建设性质新建项目1.1.4项目建设地点黑龙江省X X市工业园区1.1.5项目负责人孙X1.1.6项目投资规模项目的总投资为12000.00万元，其中，建设投资为10000.00万元（土建工程
10、为3683.00万元，设备及安装投资4490.00万元，土地费用为1500.00万元，其他费用为178.46万元，预备费148.54万元），铺底流动资金为2000.00万元。项目建成后，达产可实现年产值55000.00万元，年均销售收入为47666.67万元，年均利润总额3980.57万元，年均净利润2985.43万元，年上缴税金及附加为343.37万元，年增值税为3433.65万元；投资利润率为33.17%，投资利税率64.65%，税后财务内部收益率24.86%，税后投资回收期(含建设期)为4.17年。1.1.7项目建设规模本项目主要生产产品为：煤制氢。本次建设项目总占地面积50亩，总建筑面
11、积22880.00平方米。主要建设内容及规模如下：主要建筑物、构筑物一览表工程类别工段名称层数占地面积（m2）建筑面积（m2）1、主要生产仓储工程生产车间110000.0010000.00仓储库房15000.005000.002、配套建筑工程办公综合楼31200.003600.00职工宿舍楼31200.003600.00门卫室180.0080.00配电室1200.00200.00其他辅助设施1400.00400.00合计18080.0022880.003、公共设施道路硬化及停车场110000.0010000.00绿化工程15000.005000.00缺陷。长颈速率过 快或直径变化太大易导致未来
12、长单晶失败，即 生成多晶体的现象 生成一定长度的颈子后，降低加热器输出功率 及晶种上拉速度，以逐渐增大新生晶体的直径 ，最後达到预定的直径，进而逐步升温以补偿 融液逐渐减少，散热率增加的现象，晶棒上拉 速度尽可能保持稳定。在长晶近于尾声时，提 高加热器输出功率及拉速以逐渐收小晶棒直径 ，最后生成圆锥底部，此做法是避免晶棒快速 离开融液急速降温导致的晶格缺陷。一般坩埚 底会残留 10%15% 的融液，因为偏析现象造 成高浓度的杂质在其中，以及避免融液所剩不 多液面温度不易精确控制，造成晶棒拉离液面 (Pop-Out) ，或导致多晶体成长的失败情况 区熔法单晶生长 如果需要生长极高纯度的硅单晶，其
13、技术选择是悬浮 区熔提炼，该项技术一般不用于 GaAs 单晶的生长。区 熔法可以得到低至 1011cm-3的载流子浓度。区熔生长技 术的基本特点是样品的熔化部分是完全由固体部分支 撑的，不需要坩埚。区熔方法的原理示于图 7 ，柱状 的高纯多晶材料固定于卡盘，一个金属线圈沿多晶长 度方向缓慢移动并通过柱状多晶，在金属线圈中通以 高功率的射频电流，射频功率激发的电磁场将在多晶 柱中引起涡流，产生焦耳热，通过调整线圈功率，可 以使得多晶柱紧邻线圈的部分熔化，线圈移过后，熔 料再结晶为单晶。另一种使晶柱局部熔化的方法是使 用聚焦电子束。整个区熔生长装置可置于真空系统中 ，或者有保护气氛的封闭腔室内 为
14、确保生长沿所要求的晶向进行，也需要使用 籽晶，采用与直拉单晶类似的方法，将一个很 细的籽晶快速插入熔融晶柱的顶部 27 ，先拉 出一个直径约 3mm ，长约 10 20mm 的细颈 ，然后放慢拉速，降低温度放肩至较大直径。 顶部安置籽晶技术的困难在于，晶柱的熔融部 分必须承受整体的重量，而直拉法则没有这个 问题，因为此时晶锭还没有形成。这就使得该 技术仅限于生产不超过几公斤的晶锭。图 8 画 出了另外一种装置，可用于区熔法生长大直径 晶体。该方法采用了底部籽晶的设置，在生长 出足够长的无位错材料后，将一个填充了许多 小球的漏斗形支承升起，使之承担晶锭的重量 。 GaAs 晶体的 LEC 生长技
15、术 从熔料中生长 GaAs 比起 Si 来要困难得多，原因之一 是两种材料的蒸气压不同。理想化学配比的 GaAs 在 12380C 时熔化，在此温度下，镓蒸气压小于 0.001atm ，而砷蒸气压比它大 104倍左右。很明显，在晶锭中维 持理想化学配比是极具挑战性的。用得最多的两种方 案：液封直拉法生长 (Liquid encapsulated Czochralski growth ，通常称为 LEC) 和 Bridgman 法生 长。 Bridgrmm 晶片的位错密度是最低的 ( 在 103cm-2 量级 ) ，通常用于制作光电子器件，比如激光二极管。 LEC 晶片可获得较大直径，易制成半绝
16、缘性材料，薄 层电阻率接近 100Mcm 。 LEC 晶片的缺点是其典 型的缺陷密度大于 104cm-2，这些缺陷中的多数归因于 60 800C cm 的纵向温度梯度而引起的热塑应力。 由于电阻率高，几乎所有的 GaAs 电子器件都使用 LEC 材料制造。 LEC 生长中，为了避免来自石英的硅掺入 GaAs 晶锭，不用石英坩埚而使用热解氮化硼 (pBN) 坩埚。为防止砷从熔料向外扩散， LEC 采用如图 9 所示的圆盘状紧配合密封，最常用 的密封剂为 B203。填料中稍许多加一些砷，可 以补充加热过程中损失的砷，直至大约 4000C 时，密封剂开始熔化并封住熔料。一旦填料开 始熔化，籽晶就可以
17、降下来，穿过 B203密封剂 ，直至与填料相接触。 Bridgman 法生长 GaAs 将固态的镓和砷原料装入一个熔融石英制的安瓿中，然 后将其密封。安瓿包括一个容纳固体砷的独立腔室，它 通过一个有限的孔径通向主腔，这个含砷的腔室可以提 供维持化学配比所需的砷过压。 安瓿安置在一个 SiC 制的炉管内，炉管则置于一个半圆 形的 SiC 制的槽上。然后炉管的加热炉体移动，并通过 填料，开始生长过程。通常采取这种反过来的移动方式 ，而不是让填料移动通过炉体，是为了减少对晶体结晶 的扰动。进行炉温的设置，使得填料完全处于炉体内时 ，能够完全熔化，这样，当炉体移过安瓿时，安瓿底部 的熔融 GaAs 填
18、料再结晶，形成一种独特的“ D” 形晶 体。如果愿意，也可以安放籽晶，使之与熔料相接触。 用这种方法生长的晶体直径一般是 12 英寸。要生长 更大的晶体，需要在轴向上精确控制化学组分，而在径 向上，需要精确控制温度梯度以获得低位错密度 ?9!”?e?=?A96? ?m?(?7?N?m?”?”? =?BH5t?!”E?6?hF”?AV? ?6?w? ?TI?=N9? ? Y?Y?Y?Y?%#? ?C*67F?CD?e?k?9”67?# ?8-?69PX?$P?C*67?67?WN? ?#?1*CD?_?1*?6? C*?6?R?u?3C*?6?67?1*? 6?67Sq?67Sq?1*?“?u
19、? 9?fl Ie?1*?6? ?ST?2O9=?1*?CD?f ? ? B | ? f ? f B(? ) B(? ) B(? ) ? (? ) ? (? ) ? (? ) ? /?0 ? /?0 ? /?0 ? /?0 ? /?0 ? /?0 1 1 1 90 -90 -90 ?2?1*CDf? ?2?e91*CD?e?2V?Z?N*?m ?CD?e?ST?I?L7?#?UaVe? ?Rfg?M?6?59M?6?+,?B|y? E?6e?0?CD?H1?*?1?*?BH1*CDF?6?0 ?CD?I?L717?17?BH?m?STtu?wL 70?CD?H5t?j?6 ? ? - + RF
20、1 RF2 R1 C1 R2 C2 OUT ?6?0?CD?H5t? ?0 ? M?6?z3Ua?0?1?1?*? *?fl CD? ”?17?17?CD?=? 0?fl f?EE141VLSI 集成电路和系统设计 第三章 系统封装与测试第三章 系统封装与测试第三章 系统封装与测试第三章 系统封装与测试 EE141VLSI 集成电路和系统设计 一、集成电路的封装方法一、集成电路的封装方法 双列直插式（双列直插式（ DIP ： Dual In-line Package) 表面安装封装（表面安装封装（SMP ： Surface Mounted Packag e ） 球型阵列封装（球型阵列封装（ B
21、GA ： Ball Grid Arrag ） 芯片尺寸封装（芯片尺寸封装（ CSP ： Chip Scale Package) 晶圆级尺寸封装（晶圆级尺寸封装（ WLP ： Wafer Level CSP ） 薄型封装（薄型封装（ PTP ： Paper Thin Package ） 多层薄型封装（多层薄型封装（ Stack PTP ） 裸芯片封装（裸芯片封装（ COB ， Flip chip ） 3.1 系统封装 EE141VLSI 集成电路和系统设计 DIP 封装结构形式 1965 年陶瓷双列直插式年陶瓷双列直插式 DIP 和 塑料包封结构式和 塑料包封结构式 D IP 引脚数：引脚数：
22、664 ， 引脚节距：， 引脚节距： 2.54mm 衡量一个芯片封装技术先进与否的重要指标是芯片面衡量一个芯片封装技术先进与否的重要指标是芯片面 积与封装面积之比，这个比值越接近积与封装面积之比，这个比值越接近 1 越好。越好。 例：例： 40 根根 I/O 引脚塑料双列直插式封装引脚塑料双列直插式封装 (PDIP) 的的 CPU 芯片面积 / 封装面积 =33/15.2450=1 ： 86 这种封装尺寸远比芯片大，说明封装效率很低，占去这种封装尺寸远比芯片大，说明封装效率很低，占去 了很多有效安装面积。了很多有效安装面积。 Intel 公司这期间的公司这期间的 CPU 如如 8086 、 8
23、0286 都采用都采用 PDIP 封封 装。装。 EE141VLSI 集成电路和系统设计 SMP 表面安装封装 1980 年出现表面安装器件，包括：年出现表面安装器件，包括： 小外型晶体管封装（小外型晶体管封装（ SOT ） 翼型（翼型（ L 型）引线小外型封装（型）引线小外型封装（ SOP ） 丁型引线小外型封装（丁型引线小外型封装（ SOJ ） 塑料丁型四边引线片式载体（塑料丁型四边引线片式载体（ PLCC ） 塑料塑料 L 型四边引线扁平封装（型四边引线扁平封装（ PQFP ） 引线数为：引线数为： 3300 ， 引线节距为， 引线节距为 1.270.4mm EE141VLSI 集成电路
24、和系统设计 例：例： 0.5mm 焊区中心距，焊区中心距， 208 根根 I/O 引脚的引脚的 QFP 封装的封装的 CPU 外形尺寸外形尺寸 2828mm ，芯片尺寸，芯片尺寸 1010mm ， 芯片面积芯片面积 / 封装面积封装面积 =1010/2828=1 ： 7.8 QFP 比比 DIP 的封装尺寸大大减小。的封装尺寸大大减小。 QFP 的特点是的特点是 : 1. 适合用适合用 SMT 表面安装技术在表面安装技术在 PCB 上安装布线上安装布线 ; 2. 封装外形尺寸小，寄生参数减小，适合高频应用封装外形尺寸小，寄生参数减小，适合高频应用 ; 3. 操作方便操作方便 ; 4. 可靠性高
25、。可靠性高。 在这期间，在这期间， Intel 公司的公司的 CPU ，如，如 Intel 80386 就就 采用塑料四边引出扁平封装采用塑料四边引出扁平封装 PQFP 。 EE141VLSI 集成电路和系统设计 BGA 球栅阵列封装 90 年代出现球栅阵列封装，年代出现球栅阵列封装， BGA 封装特点封装特点 : 1.I/O 引脚数虽然增多，但引脚间距远大于引脚数虽然增多，但引脚间距远大于 QFP ，从而提高了组装成品率，从而提高了组装成品率 ; 2. 虽然它的功耗增加，但虽然它的功耗增加，但 BGA 能用可控塌陷芯片能用可控塌陷芯片 法焊接，从而可以改善它的电热性能；法焊接，从而可以改善它
26、的电热性能； 3. 厚度比厚度比 QFP 减少减少 1/2 以上，重量减轻以上，重量减轻 3/4 以上以上 ; 4. 寄生参数减小，信号传输延迟小，使用频率大寄生参数减小，信号传输延迟小，使用频率大 大提高大提高 ; 5. 组装可用共面焊接，可靠性高组装可用共面焊接，可靠性高 ; 6.BGA 封装仍与封装仍与 QFP 一样，占用基板面积过大。一样，占用基板面积过大。 EE141VLSI 集成电路和系统设计 BGA 球栅阵列封装 EE141VLSI 集成电路和系统设计 BGA 的外引线为焊料球，焊球节距为的外引线为焊料球，焊球节距为 1.51.0mm 。 BGA 封装比封装比 QFP 先进，但它
27、的芯片面积先进，但它的芯片面积 / 封装面封装面 积的比值仍很低。积的比值仍很低。 改进型的改进型的 BGA 称为称为 BGA ，按，按 0.5mm 焊区中焊区中 心距，心距，芯片面积芯片面积 / 封装面积的比为封装面积的比为 1:4 ，比，比 BGA 前进了一大步。前进了一大步。 Intel 公司对这种集成度很高公司对这种集成度很高 ( 单芯内达单芯内达 300 万只以万只以 上晶体管上晶体管 ) ，功耗很大的，功耗很大的 CPU 芯片，如芯片，如 Pentium 、 Pentium Pro 、 Pentium 采用陶瓷针栅阵采用陶瓷针栅阵 列封装列封装 CPGA 和陶瓷球栅阵列封装和陶瓷球
28、栅阵列封装 CBGA ，并，并 在外壳上安装微型排风扇散热，从而达到电路的在外壳上安装微型排风扇散热，从而达到电路的 稳定可靠工作。稳定可靠工作。 EE141VLSI 集成电路和系统设计 CSP 芯片尺寸封装 1994 年年 9 月日本三菱电气研究出一种月日本三菱电气研究出一种 芯片面积芯片面积 / 封装面积封装面积 =1 ： 1.1 的封装结构，其的封装结构，其 封装外形尺寸只比裸芯片大一点点。也就是说，封装外形尺寸只比裸芯片大一点点。也就是说， 单个单个 IC 芯片有多大，封装尺寸就有多大，从而芯片有多大，封装尺寸就有多大，从而 诞生了一种新的封装形式诞生了一种新的封装形式 CSP 。 。
29、 CSP 封装具有以下特点封装具有以下特点 : 1. 满足了满足了 LSI 芯片引出脚不断增加的需要芯片引出脚不断增加的需要 ; 2. 解决了解决了 IC 裸芯片不能进行交流参数测试和老裸芯片不能进行交流参数测试和老 化筛选的问题化筛选的问题 ; 3. 封装面积缩小到封装面积缩小到 BGA 的的 1/4 至至 1/10 ，延迟时，延迟时 间缩小到极短。间缩小到极短。 EE141VLSI 集成电路和系统设计 晶圆级尺寸封装 WLP WLPWLP 可以有效提高封装集成度，是芯片尺寸封可以有效提高封装集成度，是芯片尺寸封 装装 CSPCSP 中空间占用最小的一种。中空间占用最小的一种。 传统封装是以
30、划片后的单个芯片为加工目标，传统封装是以划片后的单个芯片为加工目标， 而而 WLPWLP 的处理对象为晶圆，直接在晶圆上进的处理对象为晶圆，直接在晶圆上进 行封装和测试，随后切割成一颗颗己经封装行封装和测试，随后切割成一颗颗己经封装 好的好的 ICIC ，然后在，然后在 ICIC 上生长金属凸点，用倒上生长金属凸点，用倒 装技术粘贴到基板或玻璃基底上，最后再装装技术粘贴到基板或玻璃基底上，最后再装 配到配到 PCBPCB 上。 上。 EE141VLSI 集成电路和系统设计 晶圆级尺寸封装 WLP EE141VLSI 集成电路和系统设计 薄型封装 PTP 和多层薄型封装（ Stack PT P
31、） 单层单层 PTP 厚度：厚度： 3050 微米微米 在在 IC 卡的应用中多采用单层的卡的应用中多采用单层的 PTP 多层多层 PTP ： 大生产 ： 大生产 35 层层 实验室 实验室 101 4 层层 EE141VLSI 集成电路和系统设计 裸芯片技术（ COB ， Flip chip ） COB 技术：技术：芯片主体和 I/O 端子在晶体的上方 ，在焊接时将此裸片用导电、导热胶粘接在 P CB 上，凝固后用 Bonger 机将金属丝（ Al/A u ）在超声、热压的作用下，分别连接在芯片 的 I/O 端子焊区和 PCB 相应的焊盘上，测试 合格后，再封上树脂胶。 与其它封装技术相比，
32、 COB 技术有以下优点： 价格低廉、节约空间、工艺成熟。 缺点：另配焊接机和封装机、封装速度慢、 PC B 贴片对环境要求更为严格、无法维修。 EE141VLSI 集成电路和系统设计 Flip chip 技术：技术：又称为倒装片，与 COB 相比 ，芯片结构与 I/O 端子（锡球）方向朝下，由 于 I/O 引出端分布于整个芯片表面，故在封装 密度和处理速度上已达到顶峰。它可以采用 S MT 技术的手段来加工，是封装技术及高密度 安装的方向。 90 年代，该技术已在多种行业 的电子产品中加以推广，特别是用于便携式的 通信设备中。 EE141VLSI 集成电路和系统设计 二、多芯片模块（二、多芯
33、片模块（MCMMCM） 将高集成度、高性能、高可靠的将高集成度、高性能、高可靠的 CSP 芯片芯片 (I C) 和专用集成电路芯片和专用集成电路芯片 (ASIC) 在高密度多层互在高密度多层互 联基板上用表面安装技术联基板上用表面安装技术 (SMT) 组装成为多种组装成为多种 多样电子组件、子系统或系统。多样电子组件、子系统或系统。 MCM 的特点有的特点有 : 1.1. 封装延迟时间缩小，易于实现组件高速化。封装延迟时间缩小，易于实现组件高速化。 2.2. 缩小整机缩小整机 / / 组件封装尺寸和重量，一般体积组件封装尺寸和重量，一般体积 减小减小 1/41/4 ，重量减轻，重量减轻 1/3
34、1/3 。 3.3. 可靠性大大提高。可靠性大大提高。 4.4. 更多的更多的 I/OI/O 端。端。 5.5. 具有系统功能的高级混合集成组件。尤其适具有系统功能的高级混合集成组件。尤其适 用于通讯和个人便携式应用系统。用于通讯和个人便携式应用系统。 EE141VLSI 集成电路和系统设计 二维 MCM ：所有元件安置在一个平面上。：所有元件安置在一个平面上。 三维 MCM ：在：在 X-Y 平面和平面和 Z 方向上安置元件，方向上安置元件， 所有元件以叠层的方式被封装在一起。所有元件以叠层的方式被封装在一起。 三维 MCM 的特点： 重量更轻重量更轻 体积更小体积更小 更高的组装效率更高的
35、组装效率 更高的可靠性更高的可靠性 缩短信号延迟时间缩短信号延迟时间 降低功耗降低功耗 减小信号噪声减小信号噪声 EE141VLSI 集成电路和系统设计 MCM 封装模式 EE141VLSI 集成电路和系统设计 三、片上系统（三、片上系统（system on a system on a chip)chip) 作为新一代集成技术的片上系统（作为新一代集成技术的片上系统（ SOC ） 直接将系统设计并制作在同一个芯片上。直接将系统设计并制作在同一个芯片上。 SOC 具有高性能、高密度、高集成度、高具有高性能、高密度、高集成度、高 可保性和低费用的优点，有着十分诱人的可保性和低费用的优点，有着十分诱
36、人的 应用前景。应用前景。 目前在实际应用中目前在实际应用中 SOCSOC 还而临着很多限制还而临着很多限制 因素，包括现阶段因素，包括现阶段 lPlP 资源还不够丰富、研资源还不够丰富、研 发成本高及设计周期长、生产工艺复杂、发成本高及设计周期长、生产工艺复杂、 成品率不高等。此外在成品率不高等。此外在 SOCSOC 中采用混合半中采用混合半 导体技术（如导体技术（如 GaAsGaAs 和和 SiGeSiGe ）也存在问题。）也存在问题。 EE141VLSI 集成电路和系统设计 速度密度质量因子速度密度质量因子 封装工艺 质量因子（英寸 /10-9秒） （英 寸 / 英寸 2 ） SOC 2
37、8.0 MCM 14.0 PCB 2.2 EE141VLSI 集成电路和系统设计 MCMMCM 与与 SOCSOC 比较 比较 随着芯片规模的不断扩大，可以将一个完整的电子系统集成随着芯片规模的不断扩大，可以将一个完整的电子系统集成 在一块芯片中，即系统级芯片在一块芯片中，即系统级芯片 SOCSOC 。 SOCSOC 有高性能、低功耗有高性能、低功耗 、体积小等诸多优点，是下一代集成电路发展的主要方向。、体积小等诸多优点，是下一代集成电路发展的主要方向。 MCMMCM 在速度、密度和费用上比不上在速度、密度和费用上比不上 SOCSOC ，但，但 MCMMCM 允许多电源允许多电源 和多工艺混合
38、的电路。将多个和多工艺混合的电路。将多个 ICIC 和无源元件封装在高性能基和无源元件封装在高性能基 板上形成一个系统，它可方便兼容不同制造技术的芯片，例板上形成一个系统，它可方便兼容不同制造技术的芯片，例 如如 CMOSCMOS 硅芯片，硅芯片， RFRF 、大功率电路、大功率电路 SiCSiC 、 SiGeSiGe 、 GeAsGeAs 芯片芯片 ，从而使封装由单芯片级进入系统集成级。，从而使封装由单芯片级进入系统集成级。 安装在安装在 MCMMCM 上的所有芯片可以预先测试，也可以更换。基片上的所有芯片可以预先测试，也可以更换。基片 上的布线也可预先测试和修理。因此有较大的灵活性和比上的
39、布线也可预先测试和修理。因此有较大的灵活性和比 SOSO C C 更高的成品率。更高的成品率。 MCMMCM 的金属熔合和热消除是目前存在的问题。的金属熔合和热消除是目前存在的问题。 EE141VLSI 集成电路和系统设计 任何集成电路不论在设计过程中经过了怎样任何集成电路不论在设计过程中经过了怎样 的仿真和检查，在制造完成后都必须通过测试的仿真和检查，在制造完成后都必须通过测试 来最后验证设计和制作的正确性。来最后验证设计和制作的正确性。 集成电路测试技术的综合性：半导体技术、集成电路测试技术的综合性：半导体技术、 电路技术、计算技术、仪器仪表技术等。电路技术、计算技术、仪器仪表技术等。 测
40、试的意义： （ 1 ）直观地检查设计的具体电路能像设计者要）直观地检查设计的具体电路能像设计者要 求的那样正确工作。求的那样正确工作。 （ 2 ）确定电路失效的原因和所发生的具体部位）确定电路失效的原因和所发生的具体部位 ，以便改进设计和修正错误。，以便改进设计和修正错误。 3.2 系统测试 EE141VLSI 集成电路和系统设计 测试的分类： 鉴定测试鉴定测试 生产测试生产测试 用户测试用户测试 可靠可靠 性测试性测试 电学性能测试电学性能测试 EE141VLSI 集成电路和系统设计 鉴定测试：为了鉴定与检验产品在规定 为了鉴定与检验产品在规定 环境条件下各种指标是否满足规定要求环境条件下各
41、种指标是否满足规定要求 而进行的测试。而进行的测试。 生产测试：新产品定型投产以后在生产 新产品定型投产以后在生产 线上进行某些项目的测试和检验，其目线上进行某些项目的测试和检验，其目 的是保证出厂产品质量的合格性和监督的是保证出厂产品质量的合格性和监督 生产工艺的稳定程度。生产工艺的稳定程度。 （ 1 ）园片测试（管芯测试、初测）园片测试（管芯测试、初测） （ 2 ）成品测试（成测、末测）成品测试（成测、末测） EE141VLSI 集成电路和系统设计 用户测试：考虑到误测、装运、储存 考虑到误测、装运、储存 所引起的缺陷或失效及用户的特殊要所引起的缺陷或失效及用户的特殊要 求。求。 （ 1
42、）验收测试：与厂家成测的内容相）验收测试：与厂家成测的内容相 同，但对集成电路进行百分之百的功同，但对集成电路进行百分之百的功 能检查。能检查。 （ 2 ）插件板和系统测试：将集成电路）插件板和系统测试：将集成电路 与其它电路组成插件板或整机后，模与其它电路组成插件板或整机后，模 拟实际使用情况进行测试。拟实际使用情况进行测试。 EE141VLSI 集成电路和系统设计 可靠性测试：为评价和分析集成电路 为评价和分析集成电路 可靠性进行的测试。可靠性进行的测试。 （ 1 ）筛选测试）筛选测试 （ 2 ）寿命测试）寿命测试 电学性能测试： （ 1 ）直流测试）直流测试 （ 2 ）交流测试）交流测试 （ 3 ）动态测试）动态测试 （
个人主页
