1、 LCALL CACK ；检查ACK JB F0，WRNBYT1 ；无ACK，重发 INC R0 ；调整指针 DJNZ R5，WRDA ；尚未发完n个字节，继续 LCALL STOP ；全部数据发完，停止 POP PSW ；恢复现场 RET ；返回 第9章 串行接口技术 (7)读、存数据程序 假设数据接受缓冲区为片内RAM以MRD为首址的n个单元。 这段子程序的入口条件： 片内RAM中的SLA单元存有读控制字节； NUMBYT单元中存有欲接收数据的字节数。 出口条件： 所读出的数据将存入片内RAM以MRD为首地址的n个连续单元内。 RDNBYT： PUSH PSW RDNBYT1: MOV P
2、SW，#18H LCALL STA ；发送起始条件 MOV A，SLA ；读入读控制字节 LCALL WRB ；发送读控制字节 LCALL CACK ；检查ACK JB F0，RDNBYT1 ；无ACK，重新开始 MOV R1，#MRD ；接收数据缓冲区指针 第9章 串行接口技术 GO_ON： LCALL RDB ；读一个字节 MOV R1，A ；存入接收数据缓冲区； DJNZ NUMBYT，ACK；未全接收完，转ACK LCALL MNACK ；已读完所有字节，发 LCALL STOP ；发停止条件 POP PSW RET ACK： LCALL MACK ；发ACK INC R1 ；调整指针
3、 SJMP GO_ON ；继续接收 第9章 串行接口技术 9.2.3 典型IIC串行存储器的扩展 9.2.3.1 串行IIC总线EEPROM AT24CXX的扩展 1）基本原理 AT24CXX的特点是：单电源供电，工作电压范围宽1.8V5.5V；低功耗 CMOS技术(100KHz(2.5 V)和400KHz(5V)兼容)，自定时写周期(包含自动 擦除)、页面写周期的典型值为2ms，具有硬件写保护。 图9.6 AT24CXX的结构和引脚。(a)内部结构图；(b)引脚图。 第9章 串行接口技术 器件型号为AT24CXX的结构和引脚如图9.6所示，其中 SCL 串行时钟端。 SDA 串行数据端。 W
4、P 为写保护，当WP为高电平时存贮器只读；当WP为低电平时存贮 器可读可写。 A0、A1、A2 片选或块选。 SDA为漏极开路端，需接上拉电阻到Vcc。数据的结构为8位。信号 为电平触发，而非边沿触发。输入端内接有滤波器，能有效抑制噪声 。自动擦除(逻辑“1”)在每一个写周期内完成。 AT24CXX采用IIC规程，运用主/从双向通讯。器件发送数据到总线 上，则定义为发送器 ，器件接收数据则定义为接收器。主器件(通常为 微控制器)和从器件可工作于接收器和发送器状态。总线必须由主器件 控制，主器件产生串行时钟(SCL)，控制总线的传送方向，并产生开始 和停止条件。串行EEPROM为从器件。无论主控
5、器件，还是从控器件 ，接收一个字节后必须发出一个确认信号ACK。 第9章 串行接口技术 2）控制字节要求 开始位以后，主器件送出8位控制字节。控制字节的结 构(不包括开始位)如下所示： 说明： 控制字节的第14位为从器件地址位(存贮器为1010)。控制 字节中的前4位码确认器件的类型。此四位码由飞利浦公司 的IIC规程所决定。1010 码即为从器件为串行EEPROM的 情况。串行EEPROM将一直处于等待状态，直到1010码发 送到总线上为止。当1010码发送到总线上，其它非串行 EEPROM从器件将不会响应。 第9章 串行接口技术 控制字节的第57位为18片的片选或存贮器内的块地址选择位。此
6、 三个控制位用于选片或者内部块选择。标准的IIC规程允许选择16K位的 存贮器。通过对几片器件或一个器件内的几个块的存取，可完成对16K 位存贮器的选择，如表9-6所示。 表9-6 AT24CXX的A2A1A0 第9章 串行接口技术 控制字节的A2、A1、A0的选择必须与外部A2、A1、A0引 脚的硬件连接或者内部块选择匹配，A2、A1、A0引脚无内 部连接的，则这三位无关紧要；作器件选择的，可接高电平 或低电平。 AT24CXX的存贮矩阵内部分为若干块，每一块有若干页面 ，每一页面有若干个字节。内部页缓冲器只能写入一页字节 数据，对24LC32和24LC64一次可以存8页(每页8个字节)。
7、控制字节第8位为读、写操作控制码。如果此位为1，下一字 节进行读操作(R)；此位为0，下一字节进行写操作（W）。 当串行EEPROM产生控制字节确认位以后，主器件总线上 将传送相应的字地址或数据信息。 第9章 串行接口技术 3）确认要求 在每一个字节接收后，接收器件必须产生一个确认信号 位ACK。主器件必须产生一个与此确 认位相应的额外时钟 脉冲。在此时钟脉冲的高电平期间拉SDA线为稳定的低电 平，为确认信号(ACK)。若不在从器件输出的最后一个字 节中产生确认位，主器件必须发一个数据结束信 号给从器 件。在这种情况下，从器件必须保持数据线为高电平(用表 示)，使 得主器件能产生停止条件。 注
8、意：如果内部编程周期(烧写)正在进行，AT24CXX不产生 任何确认位。 第9章 串行接口技术 4）写操作 字节写 在主器件发出开始信号以后，主器件发送写控制字节即1010A2A1A00（其 中R/W读写控制位为低电平“0”）。这指示从接收器被寻址，由主器件发送 的下一个字节为字地址 ，将被写入到AT24CXX的地址指针。主器件接收 来自AT24CXX的另一个确认信号以后，将发送数据字节，并写入到寻址的 存贮器地址。AT24CXX再次发出确认信号，同时主器件产生 停止条件P。 启动内部写周期，在内部写周期内AT24CXX将不产生确认信号(见图9.7)。 图9.7 AT24CXX字节写 第9章
9、串行接口技术 页面写 如同字节写方式，先将写控制字节、字地址发送到AT24CXX，接着 发n个数据字节，主器件发送不多于一个页面字节的数据字节到 AT24CXX，这些数据字节暂存在片内页面缓存器中，在主器件发送停止 信号以后写入到存贮器。接收每一字节以后，低位顺序地址指针在内部 加1。高位顺序字地址保持为常数。如果主器件在产生停止条件以前要发 送多于一页字的数据，地址计数器将会循环，并且先接收到的数据将被 覆盖。象字节写操作一样，一旦停止条件被接收到，则内部写周期将开 始(见图9.8)。 9.8 AT24CXX面写 写保护 当WP端连接到Vcc，AT24CXX可被用作串行ROM，编程将被禁止，
10、并且 整个存贮器写保护。 第9章 串行接口技术 5）读操作 当从器件地址的R/W位被置为“1”，启动读操作。存在 三种基本读操作类型：读当前地址内容，读随机地址内容 ，读顺序地址内容。 读当前地址内容 AT24CXX片内包含一个地址计数器，此计数器保持被 存取的最后一个字的地址，并在片内自动加1。因此，如果 以前存取(读或者写操作均可)的地址为n，下一个读操作从 n+1地址中读出数据。在接收到从器件的地址中R/W位为1 的情况下，AT24CXX发送一个确认位并且送出8位数据字 。主器件将不产生确认位(相当于产生ACK)，但产生一个 停止条件。AT24CXX不再继续发送(见图9.9)。 第9章
11、串行接口技术 图9.9 AT24CXX读当前地址内容 读随机地址内容 这种方式允许主器件读存贮器任意地址的内容，操作如图9.10所示。 图9.10 AT24CXX读随意地址的内容 第9章 串行接口技术 主器件发1010A2A1A0后发0位，再发读的存贮器地址，在收到从器件的 确认位ACK后 产生一个开始条件S，以结束上述写过程，再发一个读控制 字节，从器件AT24CXX在发ACK信号后发出8位数据，主器件发后，发 一个停止位，AT24CXX不再发后续字节。 读顺序地址的内容 读顺序地址内容的方式与读随意地址内容的方式相同，只是在AT24CXX 发送第一个字节以后，主器件不发和STOP，而是发A
12、CK确认信号，控制 AT24CXX发送下一个顺序地址的8位数据字，直到x个数据读完(见图9.11) 。 图9.11 AT24CXX读顺序地址的内容 第9章 串行接口技术 防止噪声 AT24CXX使用了一个Vcc门限检测器电路。在一般 条件下，如果Vcc低于1.5V，门限检测器对内部擦/写 逻辑不使能。 SCL和SDA输入端接有施密特触发器和滤波器电路 ，即使在总线上有噪声存在的情况下，它们也能抑制 噪声峰值以保证器件正常工作。 第9章 串行接口技术 6）串行EEPROM和AT89C51接口 图9.12为8XX51微控制器与4K位的AT24C04 串行EEPROM的典型连接。图中P1.6、P1.
13、7提 供AT24C04的时钟SCL、SDA和AT24C04进行 数据传送，A2、A1、A0内部无连接，为无关位 。WP为EEPROM的写保护信号，高电平有效 。因为我们要进行写入操作，所以只能把它接 低电平。 利用上面的子程序，将8XX51单片机内部RAM 6067H存放的“1”“8”LED显示器的字形 码 写入24C04存贮器的2027H单元，为检查写入 效果，再将24C04的2027H单元的内容读出 存 入8XX51内部RAM的40H47H单元，同时送 LED显示器显示。 第9章 串行接口技术 9.2.4 IIC总线接口的串行A/D、D/A扩展 PCF8591是一款典型的IIC总线接口的串
14、行8位A/D、 D/A转换器，该器件为单一电源供电（2.56V）， CMOS工艺。PCF8591有4路8位A/D输入，属逐次比较 型，内含采样保持电路；1路8位D/A输出，内含有 DAC的数据寄存器。A/D、D/A的最大转换速率约为 11kHz，转换的基准电源需由外部提供。PCF8591的内 部结构和外部引脚分别如图9.18所示。 第9章 串行接口技术 图9.18 PCF8591的内部结构（a）的外部引脚（b） 第9章 串行接口技术 PCF8591引脚功能描述见表9.7。 表9.7 PCF8591的引脚功能表 第9章 串行接口技术 PCF8591的工作字有两个，地址选择字和转换控制字。 地址选
15、择字的格式如表9.8所示。 表9.8 PCF8591的地址选择字格式 PCF8591的转换控制字存放在控制寄存器中，用于实现器件的各种功能。 总线操作时，为主发送的第二个字节。其格式如表9.9所示。 表9.9 PCF8591的转换控制字格式 第9章 串行接口技术 PCF8591的包括D/A转换和A/D转换两个部分，下面分别介绍之。 1）PCF8591的D/A转换 D/A转换器是PCF8591的关键单元，除作为D/A转换使用外，还用于 A/D转换中。D/A转换使用IIC总线的写入操作完成的，其数据操作格 式如下： 其中data 1data n为待转换的二进制数字。CONBYT为PCF8591的控
16、 制字节。图中灰底位由主机发出，白底位由PCF8591产生。 D/A转换时，控制字中的输出允许位（D6）应为1，写入PCF8591的 数据字节存放在DAC数据寄存器中，通过D/A转换器转换成相应的模 拟电压通过AOUT引脚输出，并保持到输入新的数据为止。 由于片内DAC单元还用于A/D转换，在A/D转换周期里释放DAC单元供 A/D转换用，而DAC输出缓冲放大器的采样、保持电路在这期间将保 持D/A转换的输出电压。 第9章 串行接口技术 2）PCF8591的A/D转换 PCF8591的A/D转换为逐次比较型ADC，在A/D转换周期中 借用DAC及高增益比较器。A/D转换的时序如图9.21所示，
17、对 PCF8591进行读写操作便立即启动A/D转换，并读出A/D转换结果 。在每个应答位的后沿触发A/D转换周期，采样模拟电压并读出 当前一个转换结果。 A/D转换中，一旦A/D采样周期被触发，所选择通道的采样 电压便保存在采样、保持电路中，并转换成8位二进制码（单端输 入）或8位二进制补码（差分输入）存放在ADC数据寄存器中等 待主器件读出。如果控制字节中自动增量选择位置1，则一次A/D 转换完毕后自动选择下一通道。读周期中读出的第一个字节为前 一个周期的转换结果。上电复位后读出的第一字节为80H。 第9章 串行接口技术 PCF8591的A/D转换使用IIC总线的读操作，其数据格式 如下：
18、其中data 0data n为A/D的转换结果，分别对应于前一 个数据读取期间所采样的模拟电压。上电复位后控制字节状态 为00H，如果A/D转换时须设置控制字，须在读操作之前进行 控制字节的写入操作。 PCF8591一个典型的应用电路如图9.20所示。假设从 A/D的通道0采样数据送至D/A转换输出，利用前面所给出的 IIC软件，编程如下： 第9章 串行接口技术 图9.20 PCF8591的典型应用电路 第9章 串行接口技术 LCALL STA；启动IIC总线操作 MOV A, #10010001B；访问PCF8591的A/D LCALL WRB LCALL RDB；读上次采样数据，结果存放在
19、R6中 LCALL STOP；停止IIC总线操作 LCALL STA；启动IIC总线操作 MOV A, #10010000B；访问PCF8591的D/A LCALL WRB MOV A, #01000000H；设置控制字 LCALL WRB MOV A, R6；从D/A输出采样值 LCALL WRB LCALL STOP；停止IIC总线操作 第9章 串行接口技术 9.3 SPI总线扩展接口及应用 9.3.1 SPI的原理 SPI（Serial Peripheral Interface 串行外设接口）总线系统是 Motorola公司提出的一种同步串行外设接口，允许MCU与各种外 围设备以同步串行
20、方式进行通信来交换信息。其外围设备种类繁 多，从最简单的TTL移位寄存器到复杂的LCD显示驱动器、网络 控制器等，可谓应有尽有。SPI总线可直接与各厂家生产的多种 标准外围器件直接接口，该接口一般使用4根线：串行时钟线 SCK、主机输入/从机输出数据线MISO、主机输出/从机输出数据 线MISO和低电平有效的从机选择线SS。由于SPI系统总线只需3 根公共的时钟数据线和若干位独立的从机选择线（依据从机数目 而定），在SPI从设备较少而没有总线扩展能力的单片机系统中 使用特别方便。即使在有总线扩展能力的系统中采用SPI设备也 可以简化电路设计，省掉很多常规电路中的接口器件，从而提高 了设计的可靠性。 第9章 串行接口技术 图9.21 一个典型的SPI总线系统结构示意图 一个典型的SPI总线系统结
个人主页
