多核DSP+ZYNQ7035 硬件说明手册
《多核DSP+ZYNQ7035 硬件说明手册》由会员分享,可在线阅读,更多相关《多核DSP+ZYNQ7035 硬件说明手册(33页珍藏版)》请在文库网上搜索。
1、XQTyerXQTyer 硬件说明手册硬件说明手册版本记录版本版本说明作者日期V1.0初始版本Martin2022-10-27目录XQTyer 硬件说明手册.11ZYNQ BANK 电压说明.32底板.32.112V 供电.32.2启动模式设置.32.3LED 灯.52.3.112V 电源指示 LED1.52.3.23.3V 电源指示 LED6.62.3.3用户 LED3/4/5-ZYNQ PL/DSP/CPLD.72.4UART 串口.92.5SFP 光纤接口.102.6RJ45 千兆网口.112.7Cameralink 接口.112.8PCI Express.122.8.1连接关系.122
2、.8.2指标参数.132.9M.2 接口.132.10FMC/LPC 接口.133核心板.153.1LED 灯.153.1.13.3V 电源指示 D1.153.1.2ZYNQ PL Done 灯 D3.153.1.3CPLD LED 灯 D4.173.1.4用户 LED1/2-DSP/ZYNQ PS.183.2DSP 与 ZYNQ 之间 SPI/GPIO 接口.203.3DSP 与 ZYNQ 之间 EMIF16/uPP 接口.213.3.1EMIF16/uPP 接口原理图设计.233.3.1.1ZYNQ PL 端原理图.233.3.1.2DSP 端原理图.243.4DSP 与 ZYNQ 之间
3、SRIO 接口.243.4.1SRIO 接口原理图设计.253.4.1.1ZYNQ PL 端原理图.253.4.1.2DSP 端原理图.263.5程序固化 FLASH.273.5.1ZYNQ 端 SPI Nor FLASH.273.5.2DSP 端 SPI Nor FLASH.283.6DDR3 内存.303.7时钟分配.311ZYNQ BANK 电压说明BANKBANK VCCO 电压BANK 500(MIO0)1.8VBANK 501(MIO1)1.8VBANK122.5VBANK132.5VBANK331.8VBANK341.8VBANK351.8V2底板2.12.1 12V12V 供电
4、供电板卡有两种供电方式:1)12V Type-C 接口供电;2)PCI-E 接口供电。板卡采用标准的 Type-C 接口供电,支持 PD 快充协议,使用支持 12V Type-C PD 快充协议的电源适配器或者直接使用 12V Type-C 电源适配器:PCI-E 供电时,直接将板卡插入带 PCI-E 插槽(至少为 PCI-E x4 插槽)的机箱里面,主机开机后即可为板卡供电。2.22.2 启动模式设置启动模式设置包含 ZYNQ 和 DSP 两部分的启动模式设置,原理图设计如下图所示:拨码开关 SW2 控制着 ZYNQ 和 DSP 两颗芯片的启动模式,其中 SW2 拨码开关的第 13位用来控制
5、 DSP 的启动模式,但目前实际只使用到 SW2 拨码开关的第 12 位;SW2 拨码开关的第 45 位控制 ZYNQ 的启动模式。拨码开关对应位拨到 ON 位置,则表示对应启动设置信号为 0 电平,比如 SW2 拨码开关的第 1 位拨到 ON 位置,则 DSP_BOOT_SET0 信号电平为 0;拨码开关对应位拨到 OFF 位置,则表示对应启动设置信号为 1 电平,比如 SW2 拨码开关的第 1 位拨到 OFF 位置,则 DSP_BOOT_SET0 信号电平为 1。拨码开关 SW2 实物图如下图所示:2.32.3 L LEDED 灯灯2.3.1 12V 电源指示 LED112V 电源指示灯
6、LED1 原理图设计:12V 电源指示灯 LED1 在 PCB 板卡上具体位置如下面两张图所示,一张全局视角,一张局部放大:2.3.2 3.3V 电源指示 LED63.3V 电源指示灯 LED6 原理图设计:3.3V 电源指示灯 LED6 在 PCB 板卡上具体位置如下面两张图所示,一张全局视角,一张局部放大:2.3.3 用户 LED3/4/5-ZYNQ PL/DSP/CPLD三盏用户 LED 灯 LED3/4/5 原理图设计如下图所示:特别说明:特别说明:上图中的 LED5 连接到 CPLD 的 C8 管脚上,由于 CPLD 掌管着整个板卡的供电时序,为了安全起见,原则上 CPLD 不对用户
7、开放,所以 LED5 不对外开放给用户。上图中连接 LED3 灯的 PL_LED 网络通过电平转换芯片连接至 ZYNQ PL 端的 H9 管脚上,连接 LED4 灯的 DSP_LED 网络通过电平转换芯片连接至 DSP 的 GPIO27 管脚上,如下图所示:三盏用户 LED 灯 LED3/4/5 在 PCB 板卡上具体位置如下面两张图所示,一张全局视角,一张局部放大:2.42.4 U UARTART 串口串口UART 串口采用一拖二的方式连接到 DSP 端 UART0 串口和 ZYNQ PS 端串口管脚 MIO48、MIO49 上,原理图设计如下:串口在板卡上位置如下图所示,采用 USB Ty
8、pe-C 接口形式,方便与电脑连接:2.52.5 SFPSFP 光纤接口光纤接口1 路 SFP 光纤接口,支持万兆光模块。底板 SFP 部分的原理图设计如下:SFP 高速串行信号连接到核心板上 ZYNQ GTX 112 BANK,该部分核心板原理图设计如下:GTX 112 BANK 参考时钟有两个:MGTREGCLK0 和 MGTREFCLK1,其中 MGTREGCLK0 由核心板提供,频率为 100MHz,MGTREFCLK1 连接到底板上的 FMC 接口,由 FMC 子板提供。SFP 光口实物图如下所示:2.62.6 R RJ45J45 千兆网口千兆网口两个 RJ45 千兆网口,DSP、Z
9、YNQ PS 各占一个,如下图所示:2.72.7 CameralinkCameralink 接口接口原理图设计如下:底板上提供了 2 个 MDR26 接口,共 22 对 LVDS 差分信号,直接连接到 ZYNQ PL 端。2个 MDR26 接口可独立使用,当作 2 个 Base Cameralink 接口,即可以当作接收接口,也可以当作发送接口,由 ZYNQ PL 用户逻辑代码自主决定。2 个 MDR26 接口也可以一起使用,实现 Medium/Full Cameralink 接口,同样,即可以当作接收接口,也可以当作发送接口,由 ZYNQPL 用户逻辑代码自主决定。Cameralink 接口
10、在底板上的实物图如下图所示:2.82.8 PCIPCI ExpressExpress2.8.1 连接关系底板 PCIe 金手指与核心板 DSP 芯片的 PCIe 接口连接。2.8.2 指标参数1)PCI Express 2.0 标准2)物理通道数:x4 Lane,有效通道数:x2 Lane说明说明:由于板卡尺寸较大,考虑到板卡物理结构的稳固性,PCIE 金手指扩展为 x4 Lane,实际是按照 x2 Lane 模式进行工作的。3)线速率:5Gbps/Lane2.92.9 M.2M.2 接口接口1 个 M.2 接口,可接 NVMe、SATA、4G、5G 模块。M.2 接口原理图设计如下图所示:M
- 1.请仔细阅读文档,确保文档完整性,对于不预览、不比对内容而直接下载带来的问题本站不予受理。
- 2.下载的文档,不会出现我们的网址水印。
- 3、该文档所得收入(下载+内容+预览)归上传者、原创作者;如果您是本文档原作者,请点此认领!既往收益都归您。
下载文档到电脑,查找使用更方便
0人已下载
免费下载 | 加入VIP,免费下载 |
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- xqtyer 硬件 说明 手册