基于FPGA的语音存储与回放系统设计应1.docx
《基于FPGA的语音存储与回放系统设计应1.docx》由会员分享,可在线阅读,更多相关《基于FPGA的语音存储与回放系统设计应1.docx(6页珍藏版)》请在文库网上搜索。
1、基于FPGA的语音存储与回放系统设计应用2011/03/151.设计要求设计并制作一个数字化语音存储与回放系统,其示意图如图1所示。图1:数字化语音存储与回放系统示意图1. 放大器1的增益为46dB,放大器2的增益为40dB,增益均可调;2. 带通滤波器:通带为300Hz34kHz;3. ADC:采样频率fs=8kHz,字长=8位;4. 语音存储时间10s;5. DAC:变换频率fc=8kHz,字长=8位;6. 回放语音质量良好。不能使用单片语音专用芯片实现本系统。2.数字化语音存储与回放系统硬件电路2.1 放大器1即音频信号放大电路音频信号放大电路如图2所示。第一级放大(-47)倍。IRD1
2、20实现自动增益控制,当开关打到1的位置是增益自动控制,当开关打到2的位置是手动控制。增益自动、手动控制是利用场效应管工作在可变电阻区,漏源电阻受栅源电压控制的特性。第二级放大(+101)倍。第三级放大倍数可调,最大(-20)倍,保证ADC0809满量程转换。图2:音频信号放大电路2.2 带通滤波器带通滤波器如图3所示。实测带通3003300Hz。保证语音信号不失真地通过滤波器,滤除带外的低频信号和高次谐波。图3:带通滤波器2.3 模数转换(ADC)电路ADC电路如图4所示。题目要求采样频率fs=8kHz,字长=8位,可选择转换时间不超过125 s的8位A/D转换芯片,ADC0809的转换时间
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 FPGA 语音 存储 回放 系统 设计