嵌入式原理及接口技术课件ch2-第2版-嵌入式系统原理及接口技术.ppt
《嵌入式原理及接口技术课件ch2-第2版-嵌入式系统原理及接口技术.ppt》由会员分享,可在线阅读,更多相关《嵌入式原理及接口技术课件ch2-第2版-嵌入式系统原理及接口技术.ppt(79页珍藏版)》请在文库网上搜索。
1、本章重点本章重点:S3C2410A微处理器概述;S3C2410A微处理器组成、芯片封装、引脚编号与引脚信号名、特殊功能寄存器简介;ARM920T简介、指令系统特点、功能模块;ARM920T的程序员模型、处理器操作状态、存储器格式和数据类型、处理器操作方式、寄存器等。嵌入式系统原理及接口技术(第2版)12.1 S3C2410A微处理器概述nSAMSUNG公司的S3C2410A芯片是一款16/32位的RISC微处理器芯片,芯片内使用了ARM公司的ARM920T内核,采用了称为AMBA(Advanced Microcontroller Bus Architecture,先进微处理器总线结构)的总线结
2、构。嵌入式系统原理及接口技术(第2版)2 nS3C2410A芯片组成介绍如下:ARM920T,内部包含一个ARM9TDMI处理器及两个协处理器、单独16KB指令Cache和MMU、单独16KB数据Cache和MMU等 存储器控制器,产生对SDRAM/Nor Flash/SRAM存储器芯片的控制和片选逻辑 Nand Flash控制器 中断控制器 LCD控制器,支持STN及TFT液晶显示器 带有外部请求引脚的4通道DMA 3通道通用异步收发器(UART),支持红外传输嵌入式系统原理及接口技术(第2版)3 2通道SPI(Serial Peripheral Interface,串行外设接口)1通道多主
3、IIC总线控制器,1通道IIS总线控制器 MMC/SD/SDIO主控制器 2端口USB主控制器,1端口USB设备控制器(Ver 1.1)4通道脉宽调制(PWM)定时器与1通道内部定时器 看门狗定时器 嵌入式系统原理及接口技术(第2版)4 117位GPIO端口,其中24通道可用作24路外部中断源 电源管理,支持NORMAL、SLOW、IDLE和Power_OFF模式 8通道10位ADC与触摸屏接口 带日历功能的RTC 带锁相环(PLL)的片内时钟发生器嵌入式系统原理及接口技术(第2版)52.2 S3C2410A微处理器组成 与引脚信号 2.2.1 S3C2410A微处理器组成 S3C2410A微
4、处理器组成 S3C2410A组成框图如图2.1所示。嵌入式系统原理及接口技术(第2版)6嵌入式系统原理及接口技术(第2版)7n图2.1中,S3C2410A片内组成可以分为三部分:ARM920T、连接在AHB总线上的控制器,以及连接在APB总线上的控制器或外设。其中ARM920T在2.3节中讲述。nAHB(Advanced High_performance Bus,先进高性能总线)是一种片上总线,用于连接高时钟频率和高性能的系统模块,支持突发传输、支持流水线操作,也支持单个数据传输,所有的时序都是以单一时钟的前沿为基准操作。嵌入式系统原理及接口技术(第2版)8nAPB(Advanced Peri
5、pheral Bus,先进外设总线)也是一种片上总线,为低性能、慢速外设提供了较为简单的接口,不支持流水线操作。n4通道DMA与总线桥支持存储器到存储器、I/O到存储器、存储器到I/O、I/O到I/O的DMA传输;它将AHB/APB的信号转换为合适的形式,以满足连接到APB上设备的要求。桥能够锁存地址、数据及控制信号,同时进行二次译码,选择相应的APB设备。嵌入式系统原理及接口技术(第2版)9 AHB总线连接的控制器简介 存储器控制器 支持小端/大端数据存储格式 全部寻址空间为1GB,分为8个banks,每个128MB bank1bank7支持可编程的8/16/32位数据总线宽度,bank0支
6、持可编程的16/32位数据总线宽度 bank0bank7支持ROM/SRAM,其中bank6和bank7也支持SDRAM嵌入式系统原理及接口技术(第2版)10 每个bank存储器访问周期可编程 对ROM/SRAM,支持外部等待信号(nWAIT)扩展总线周期 在Power_down,支持SDRAM自己刷新(self_refresh)模式 支持使用Nor Flash、EEPROM等作为引导ROM 支持存储器与I/O端口统一寻址嵌入式系统原理及接口技术(第2版)11 Nand Flash控制器 支持从Nand Flash存储器进行引导 有4KB SRAM内部缓冲区,用于引导时保存从Nand Flas
7、h读出的程序 支持Nand Flash存储器4KB(引导区)以后的区域作为一般Nand Flash使用 嵌入式系统原理及接口技术(第2版)12 中断控制器 支持55个中断源,包括S3C2410A芯片外部,由引脚引入的24个中断源;其余为芯片内部中断源,看门狗(1个)、定时器(5个)、UART(9个)、DMA(4个)、RTC(2个)、ADC(2个)、IIC(1个)、SPI(2个)、SDI(1个)、USB(2个)、LCD(1个)以及电池失效(1个)外部中断源通过编程,可选择中断请求信号使用电平或边沿触发方式 电平或边沿触发信号极性可编程 对于非常紧急的中断请求,支持快速中断请求FIQ嵌入式系统原理
8、及接口技术(第2版)13 LCD控制器nLCD控制器支持STN LCD显示以及TFT LCD显示,显示缓冲区使用系统存储器(内存),支持专用LCD DMA将显示缓冲区数据传送到LCD控制器缓冲区。nSTN LCD显示特点:支持4位双扫描、4位单扫描、8位单扫描显示类型STN LCD面板 支持单色、4灰度级、16灰度级、256色、4096色STN LCD显示嵌入式系统原理及接口技术(第2版)14 支持多种屏幕尺寸,典型的有640480、320240、160160等 最大虚拟屏显示存储器空间为4MB,在256色模式,支持的虚拟屏尺寸有40961024、20482048、10244096等 嵌入式系
9、统原理及接口技术(第2版)15nTFT LCD显示特点:支持1、2、4或8 BPP(Bit Per Pixel)面板彩色显示 支持16 BPP真彩显示 在24 BPP模式,支持最大16M色 支持多种屏幕尺寸,典型的有640480、320240、160160等 最大虚拟屏显示存储器空间为4MB,在64K色模式,支持的虚拟屏尺寸有20481024等嵌入式系统原理及接口技术(第2版)16 USB主控制器 2个端口的USB主(Host)控制器 兼容OHCI Rev 1.0 兼容USB V 1.1 支持低速和全速设备嵌入式系统原理及接口技术(第2版)17 时钟与电源管理 S3C2410A片内有MPLL(
10、Main Phase Locked Loop,主锁相环)和UPLL(USB PLL,USB锁相环)UPLL产生的时钟用于USB主/设备控制器操作 MPLL产生的时钟在内核供电电压为2.0V时,最大频率为266MHz 时钟信号能够通过软件有选择地送到(或不送)每个功能模块 电源管理支持NORMAL、SLOW、IDLE和Power_OFF模式 由EINT15:0或RTC报警中断,能够从Power_OFF模式中将MCU唤醒嵌入式系统原理及接口技术(第2版)18 ExtMaster 对由S3C2410A芯片外部另一个总线主设备提出,并送到S3C2410A的请求控制局部总线的请求,以及S3C2410A的
11、响应,进行管理。嵌入式系统原理及接口技术(第2版)19 APB总线连接的部件简介 通用异步收发器(UART 0、1、2)3通道UART,支持基于查询、基于DMA或基于中断方式操作 支持5/6/7/8位串行数据发送/接收(Tx/Rx)支持外部时钟(UEXTCLK)用于UART操作 可编程的波特率 支持红外通信协议IrDA 1.0嵌入式系统原理及接口技术(第2版)20 通用I/O端口(GPIO)GPIO端口共有117位,其中24位可用于外部中断请求源 通过编程,可以将各端口的不同位,设置为不同功能 定时器/脉宽调制 4通道16位脉宽调制定时器,1通道16位内部定时器,均支持基于DMA或基于中断方式
12、操作嵌入式系统原理及接口技术(第2版)21 实时时钟(RTC)看门狗定时器(WDT)A/D转换器与触摸屏 IIC(Intel Integrated Circuit,内部集成电路)总线接口 IIS(Intel IC Sound,集成电路内部声音)总线接口 SPI(Serial Peripheral Interface,串行外设接口)MMC/SD/SDIO主控制器 USB设备控制器 嵌入式系统原理及接口技术(第2版)22 操作电压、操作频率及芯片封装 操作电压 内核:1.8V,用于S3C2410A-20,最高200MHz 2.0V,用于S3C2410A-26,最高266MHz 存储器与I/O:3.
13、3V 操作频率 最高到266MHz 芯片封装 嵌入式系统原理及接口技术(第2版)23 2.2.2 S3C2410A芯片封装、引脚编号与引脚信号名 S3C2410A芯片封装形式n S3C2410A芯片有272个引脚,FBGA封装,底视图见图2.2。n图2.2中每个引脚所在行、列对应的字母、数字,是分配给该引脚的编号,例如左下引脚为A1,左上引脚为U1。嵌入式系统原理及接口技术(第2版)24 n图2.2嵌入式系统原理及接口技术(第2版)25 S3C2410A引脚编号与引脚信号名nS3C2410A各引脚编号与对应的引脚信号名,见表2-1。n表2-1中,如果一个引脚编号对应一个引脚信号名,那么这个引脚
14、信号名就代表该引脚的缺省功能;如果一个引脚编号对应多个引脚信号名,那么带下划线的引脚信号名,代表该引脚的缺省功能。缺省功能是指Reset后,该引脚第一次配置前的功能。嵌入式系统原理及接口技术(第2版)26 3.S3C2410A引脚信号名与对应功能nS3C2410A引脚信号名与对应功能描述,分别在相关章节讲述;附录A列出的是引脚信号名与对应功能描述的汇总表。嵌入式系统原理及接口技术(第2版)27 2.2.3 S3C2410A特殊功能寄存器简介n特殊功能寄存器(Special Function Registers,SFR),有时也称特殊寄存器或专用寄存器。占用存储器空间地址为0 x48000000
15、0 x5FFFFFFF的一片区域,称为SFR Area(特殊功能寄存器区域),这些寄存器均在S3C2410A芯片内部,它们的含义和功能在第5章第13章中分别讲述。嵌入式系统原理及接口技术(第2版)282.3 ARM920T核 2.3.1 ARM920T简介nARM920T核也称ARM920T处理器、CPU、内核,或直接称为ARM920T。S3C2410A微处理器组成中包含了ARM920T核。nARM920T是通用微处理器ARM9TDMI系列中的一员,ARM9TDMI系列包含:ARM9TDMI(ARM9TDMI核)ARM940T(ARM9TDMI核、Cache和保护单元)ARM920T(ARM9
16、TDMI核、Cache和MMU)嵌入式系统原理及接口技术(第2版)29nARM9TDMI处理器核使用了五级流水线,五级流水线由取指、译码、执行、存储(数据缓冲)和回写组成。ARM9TDMI作为一个标准的单独的核提供,能够被嵌入到许多功能复杂的产品中。这个标准的单独的核有一个简单的总线接口,允许用户围绕着它设计自己的Cache/存储器系统。nARM9TDMI微处理器系列支持两种指令集,32位ARM和16位Thumb指令集,允许用户选择不同的指令集,在高性能和高代码密度之间转换。嵌入式系统原理及接口技术(第2版)30 nARM920T是一款哈佛Cache结构的处理器,内部有单独的16KB指令Cac
17、he和单独的16KB数据Cache(均为8个字的行长度),指令Cache和数据Cache各自使用单独的地址线和单独的数据线。ARM920T实现了ARMv4T结构。ARM920T的MMU提供了对指令和数据地址的传送及访问的约束检查。nARM920T支持ARM调试结构(debug architecture),也包含了对协处理器的支持。嵌入式系统原理及接口技术(第2版)31nARM920T接口与AMBA总线架构兼容,ARM920T既可以作为全兼容的AMBA总线的主设备,又可以在测试该产品时作为从设备。嵌入式系统原理及接口技术(第2版)32 2.3.2 ARM920T指令系统特点nS3C2410A微处
18、理器中含有ARM920T核,使用的指令系统就是ARM920T的指令系统。ARM920T有两种指令集:32位的ARM指令集和16位的Thumb指令集。nARM指令集的主要特点有:所有的指令都是32位固定长度,便于译码和流水线实现,并且在内存中以4字节边界地址对齐保存;只有 LOAD-STORE类型的指令才可以访问内存;所有的指令都可以条件执行;使用了桶型(barrel)移位器,可以在一个指令周期内完成移位操作和ALU(算术逻辑)操作。嵌入式系统原理及接口技术(第2版)33nThumb指令使用了32位核的全部优点:32位地址空间;32位寄存器;32位移位器和ALU单元;32位存储器传送器。嵌入式系
19、统原理及接口技术(第2版)34 2.3.3 ARM920T功能模块nARM920T功能模块图见图2.3。嵌入式系统原理及接口技术(第2版)35nARM920T内部包含了两个协处理器:CP14,CP14允许软件访问,作为调试(debug)通信通道使用。在CP14中定义的寄存器允许使用ARM的MCR和MRC指令访问(CP14在图2.3中未画出)。CP15,系统控制协处理器,提供了附加的寄存器,被用于配置和控制Cache、MMU、保护系统(即MPU)、时钟模式及ARM920T其他系统选择(如大/小端操作等)。嵌入式系统原理及接口技术(第2版)36nARM920T也有外部协处理器接口,允许在同一芯片上
20、附加一个紧密耦合的协处理器,如浮点部件。连接到外部协处理器接口的任何协处理器提供的寄存器和操作,可以使用适当的ARM协处理器指令去访问和指定。嵌入式系统原理及接口技术(第2版)372.4 ARM920T的程序员模型 2.4.1 处理器操作状态 1.ARM920T处理器的两种操作状态 ARM状态,在这种状态执行32位长度的、字边界对齐的ARM指令。Thumb状态,在这种状态执行16位长度的、半字边界对齐的Thumb指令。在Thumb状态,程序计数器PC使用bit1来选择切换半字。在ARM和Thumb之间转换状态,不影响处理器操作方式或寄存器内容。嵌入式系统原理及接口技术(第2版)38 转换状态n
21、使用ARM指令集的BX指令、并且BX指令指定寄存器的bit0=1,能够从ARM状态进入到Thumb状态。使用Thumb指令集的BX指令、并且BX指令指定寄存器的bit0=0,能够从Thumb状态进入到ARM状态。n无论处理器在ARM状态或Thumb状态,发生了异常,进入异常处理程序处理器一定是在ARM状态。如果一个异常在Thumb状态出现,处理器要转换到ARM状态,异常处理完返回时自动转换回Thumb状态。嵌入式系统原理及接口技术(第2版)39n刚进入异常处理程序后处理器处在ARM状态,如果需要,异常处理程序能够转换到Thumb状态,但是异常处理程序结束前,处理器必须转换到ARM状态,在ARM
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 嵌入式 原理 接口 技术 课件 ch2 系统